定义
芯粒（Chiplet）间互连的开放标准，定义封装内的互联协议与物理层。
图解
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上，靠转接板内的布线互联；3D 封装则把它们垂直叠起来，走线更短、密度更高，但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。
标准组织分工 光互连标准不是「一家说了算」：IEEE 管速率与接口，OIF 管互通与相干实现，ITU-T 管传输系统，MSA 管封装尺寸，UCIe/OCI 管封装内协议。引用标准进度时，务必说清是哪个组织的哪份文件，因为「标准」在这行里从来是复数。
说明
UCIe（Universal Chiplet Interconnect Express）是芯粒（Chiplet）之间互连的开放标准，定义了物理层、协议层与软件栈，目标是让不同厂商的芯粒能够像积木一样组合。
它与光互连的关系是目标一致、层次相邻：UCIe 解决封装内芯粒之间的电气互连规范，而当电气互连在功耗与带宽密度上达到极限时，光互连就要接管这一段。因此光 I/O 的实现必须与 UCIe 这类协议体系对接。
除此之外，OCI MSA 专门面向封装内光互连，与 UCIe 形成互补。理解这两个标准，是理解「光走进封装」这条路径的前提。
关键数字
芯粒互连标准定位
物理层 + 协议层 + 软件栈覆盖范围
与光 I/O 衔接光进入封装要对接的体系
关键要点
- 是光 I/O 走入芯片级光互连必须对接的协议体系。
- 光互连要往封装内走，绕不开与 UCIe 这类电互连标准的协同与竞争。