定义
把大芯片拆分为多个小裸片再通过先进封装互连的架构范式。
图解
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上，靠转接板内的布线互联；3D 封装则把它们垂直叠起来，走线更短、密度更高，但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。
说明
芯粒（Chiplet）指把原本单一的大芯片拆分成多个小芯片，再通过先进封装互连组合成完整系统。它的价值在于：不同功能可以用最适合的工艺制造，同时提高良率、降低成本。
芯粒与光互连的交集在于：芯粒间的互连需求正在推动光 I/O 的落地。当芯粒数量增加、单芯粒带宽上升，电互连在封装内的功耗与信号完整性问题会迅速放大，这时光互连就成为选项。
接口标准上，UCIe 定义了芯粒间的电气互连规范，OCI MSA 则面向封装内光互连。理解芯粒的意义在于：它是「光走进封装」这条路径的推动力之一。
关键数字
拆分大芯片芯粒的核心思路
UCIe芯粒互连的电气规范
光 I/O芯粒数量增加后的演进方向
关键要点
- 光 I/O 的技术前提：光引擎需以芯粒形态与计算芯片共封装。
- 芯粒间互连由 UCIe 等标准定义，光互连要进入封装内必须与之协同。