定义
把光引擎作为芯粒（Chiplet）与计算芯片共封装，让光信号直接抵达芯片封装边缘。
大白话 光不只连到交换机，还要一路连到芯片封装边上，未来芯片之间的通信也走光。
图解
光互连的距离层级 光互连按传输距离分成六个层级。判断任何一个新术语的价值，先问它落在哪一层——落在越左边，技术越前沿但商业化越晚；落在「机架间」这一层，才是当下真正在出货的量。
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上，靠转接板内的布线互联；3D 封装则把它们垂直叠起来，走线更短、密度更高，但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。
说明
光 I/O（Optical I/O）指把光互连直接做到芯片与芯片之间，也就是 Scale-up 域内加速器之间的高速互联，是光互连光谱上最靠左、对带宽密度与时延要求最苛刻的一段。
它与 CPO 的关系是：CPO 解决「光引擎怎么靠近 ASIC」，光 I/O 则进一步把光接口变成芯片 I/O 的一部分——理想的形态是芯粒（chiplet）之间用光芯粒互联，电气接口由 UCIe 这类协议定义，光负责跨芯粒的物理传输。
目前光 I/O 仍处于较早期阶段，主要挑战包括：光源方案（外置还是集成）、封装内的散热与供电、以及测试与良率。但它是 Scale-up 继续扩大规模时几乎绕不开的方向，因为铜在超高带宽密度下的能耗问题无法回避。
关键数字
芯粒间光 I/O 的最终目标距离
UCIe芯片间互连需要对接的协议体系
pJ/bit衡量其价值的核心指标
关键要点
- 是光互连的终极形态方向：从「板级光互连」走到「封装级乃至芯片级光互连」。
- 与 UCIe 等芯粒互联标准、硅光平台成熟度高度绑定，是 2030 年代光子 I/O 主流架构的候选。
- 业内预期 2030 年后光 I/O 才有望成为主流标准架构，当前仍在验证阶段。