定义
在芯片与基板层面完成高密度互连与多芯片集成的工艺体系，是 CPO 落地的物理前提。
图解
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上，靠转接板内的布线互联；3D 封装则把它们垂直叠起来，走线更短、密度更高，但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。
说明
先进封装指 2.5D、3D 堆叠、扇出型封装等技术，通过硅中介层、硅通孔（TSV）、重布线层等结构，在封装内实现高密度芯片间互连。它是 CPO 能够成立的物理底座。
一个经常被忽略的事实是：CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。当 ASIC、HBM、光引擎要在同一基板上集成时，任何一个环节的缺陷都可能让整个封装报废。
先进封装的产能与工艺成熟度，直接决定了 CPO 的导入节奏。这也是为什么业界对 CPO 的谨慎预期，往往聚焦在「封装良率爬坡慢于预期」这一点上。
关键数字
转接板 / TSV / RDL核心技术手段
良率CPO 导入节奏的真实瓶颈
共封装CPO 的物理基础
关键要点
- 2026 年先进封装设备在硅光集成精度与可靠性上的突破，是清障 xPO 部署的关键。
- 核心装备环节：亚微米级贴装、热压键合（TCB）、无助焊剂键合、全自动高精度多芯片贴装。
- 封装良率爬坡速度是 CPO 从「全面量产」到「大规模覆盖」之间最主要的关卡之一。