测试、可靠性与设备

晶圆级测试

Wafer-Level Test
图解

定义

在切割前对整片晶圆上的器件逐一进行性能测试。

图解

把光纤里的光送进芯片,两条路 · 一个从上面进,一个从侧面进光栅耦合(垂直)硅光芯片 · 波导层光栅结构光纤垂直贴近优点:可在晶圆上任意位置布点便于整片晶圆级测试(不必切割)缺点:带宽窄、偏振敏感端面耦合(水平 / 倒锥)硅光芯片 · 波导层倒锥结构光纤水平对接优点:带宽宽、偏振不敏感、损耗低高性能模块与 CPO 的主流选择缺点:只能布在芯片边缘,对切割与对准要求高
光栅耦合与端面耦合 光栅耦合从芯片表面垂直进光,位置自由、便于晶圆级测试;端面耦合从芯片侧面水平进光,带宽与偏振表现更好,但只能布在边缘。高带宽场景(如 1.6T 与 CPO)通常选端面耦合,这也是光纤阵列 FAU 精度要求越来越高的原因。
一块模块出厂前要过几道关 · 测试能力经常是产能爬坡的真瓶颈① 芯片级测试晶圆上直接测光(光栅耦合便于整片测)② 组件级测试TOSA/ROSA 功率与带宽耦合损耗与波长③ 模块级测试眼图 · TDECQ · 消光比误码与 FEC 余量④ 系统级验证交换机平台互通长时间稳定性可靠性验证:不是测「能不能通」,而是测「能通多久」高温工作寿命(HTOL)、温循、湿热、机械冲击等老化试验;关键指标是 MTBF 与失效率曲线。厂商自述的 MTBF 提升倍数通常基于其自身测试条件,跨厂商不可直接比较。为什么测试会成为瓶颈高速测试仪表(采样示波器、误码仪、网络分析仪)单价高、交付周期长,产能扩张往往卡在仪表数量而不是产线本身。速率每升一代,测试带宽要求同步翻倍,测试能力天然滞后于产品迭代速度。
测试与可靠性流程 从晶圆到整机,光器件要过四道测试关,外加一整轮可靠性老化。测试能力是高速光模块产能里最容易被忽视的约束:仪表贵、交期长,速率升级时测试带宽必须同步跟上。

说明

晶圆级测试指在整片晶圆上直接测试各颗芯片,无需先切割成单颗。对光子芯片而言,这一能力依赖光栅耦合器的位置自由特性——光可以从芯片表面任意位置垂直进出。

它的价值是把不良品在最早、最便宜的阶段剔除出去:光子芯片的后段封装与耦合对准成本很高,如果等到封装完成才发现光器件不良,损失会成倍放大。

晶圆级测试的挑战在于测试速度与覆盖率:高速光器件的测试需要昂贵的仪表与较长的时间,如何在整片晶圆上高效完成,是提升硅光产能的关键工程问题之一。

关键数字

整片测试不需切割即可测
依赖光栅耦合位置自由是前提
早期剔除避免损失成倍放大

关键要点

  • 对硅光而言,光栅耦合器支持的垂直耦合是实现晶圆级光学测试的前提。
  • 早期筛选可显著降低后续封装成本,是硅光规模制造的关键能力。
← 上一个词条主动对准设备 下一个词条 →光模块自动化测试