定义
在晶圆状态下完成封装与测试，再切割成单颗器件的工艺路线。
图解
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上，靠转接板内的布线互联；3D 封装则把它们垂直叠起来，走线更短、密度更高，但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题，而不是光器件本身的问题。
光栅耦合与端面耦合 光栅耦合从芯片表面垂直进光，位置自由、便于晶圆级测试；端面耦合从芯片侧面水平进光，带宽与偏振表现更好，但只能布在边缘。高带宽场景（如 1.6T 与 CPO）通常选端面耦合，这也是光纤阵列 FAU 精度要求越来越高的原因。
说明
晶圆级封装（WLP）指在整片晶圆上完成封装工艺后再切割成单颗器件，而不是先切割再逐颗封装。它的优势是并行处理、成本随规模下降，与硅光借用 CMOS 产线的逻辑天然契合。
对光子芯片而言，晶圆级封装还有一个特殊价值：便于整片晶圆级测试。光栅耦合器的位置自由特性让这一点成为可能——可以在不切割的情况下逐颗测试，提前筛选出坏件，避免把缺陷带入昂贵的封装环节。
难点在于良率：晶圆级封装一旦某个环节出问题，损失的是整片晶圆。因此对工艺稳定性与在线检测能力要求很高。
关键数字
整片处理成本随规模下降
晶圆级测试提前筛除坏件
良率风险问题会放大到整片
关键要点
- 优势是批量效率高、成本低，与硅光「用半导体产线造光器件」的逻辑一致。
- 难点是光学界面的晶圆级测试与保护。