封装与集成工艺

芯片贴装

Die Bonding

定义

把裸芯片精确贴装到基板或子载板上的工序,精度直接决定光耦合效率。

图解

CPO 的物理底座 · 2.5D 是「并排放在转接板上」,3D 是「叠起来」2.5D 封装封装基板硅转接板 Interposer(含 TSV)ASIC交换 / 计算HBM内存光引擎OE光电元件并排放在同一转接板上电距离缩短到百微米级,工艺相对成熟当前 CPO 主流实现路径3D 封装封装基板底层芯片(含 TSV 硅通孔)垂直走线替代水平绕线上层芯片或光引擎HBM 堆叠元件垂直堆叠,走线更短、密度更高散热路径变长,对良率与热管理挑战更大已有厂商展示 3D CPO 方案,量产尚早
2.5D 与 3D 封装剖面 2.5D 封装把 ASIC、HBM、光引擎并排放在同一块硅转接板上,靠转接板内的布线互联;3D 封装则把它们垂直叠起来,走线更短、密度更高,但散热与良率更难控制。CPO 的良率问题很大程度上是先进封装的良率问题,而不是光器件本身的问题。

关键要点

  • 高速光器件与硅光芯片的贴装精度要求已进入亚微米级。
  • 在光模块中的 Chip-on-Submount 高精度贴装设备是国产化的重要环节。
← 上一个词条引线键合 下一个词条 →主动对准 / 被动对准